

Prova Eletrônica Digital - S2

1. Desenhe a estrutura interna de um bloco Multiplex (MUX) de 4 canais e de um bloco Demultiplex (DEMUX) também de 4 canais.

Depois, projete:


- Um MUX de 16 canais utilizando blocos de MUX's de 4 canais;
- Um DEMUX de 8 canais utilizando blocos de DEMUX's de 4 canais.





3H

2. Suponha que a seguinte informação binária "10011100111" foi recebida em um receptor de dados. Sabendo-se que no transmissor foi inserido um bit de paridade na mesma - paridade par - que conclusões podem ser tiradas quanto à ocorrência de erros na transmissão dessa informação? Projete um circuito que analise esta informação e faça acender um led indicador de ocorrências de erros de transmissão.


3. Projete um contador assíncrono que realize a seguinte contagem: 2,3,4,5, 2,3,4,5, 2,3,4,5.....

4. Projete um contador síncrono que realize a seguinte contagem:





DEMUX - 8 CANAIS




Apenas 5 mux 4 canais

02. PODE-SE AFIRMAR QUE HOUVE ERRO NA TRANSMISSÃO DOS DADOS.

SEMO OS DADOS RECEBIDOS 1001100111, PODEMOS PROJETAR O CIRCUITO


ABAIXO PARA VERIFICAR A PARIDADE:

(QUANTIDADE ÍMPAR DE BITS "1", INCLUINDO O BIT "1" IMPLICA EM ERRO, PODEMOS AFIRMAR QUE HOUVE ERRO, ~~POIS~~ QUE O BIT "1" É DE PARIDADE PAR.)




3,4

03. DIAGRAMA DE CONTAGEM:



ESQUAÇÃO DE REINÍCIO:

$$\text{DETECTA } (6)_{10} = (110)_2 \rightarrow (2)_{10} = (010)_2$$



3,3

